毕业设计周记3篇（2023年）

毕业设计周记[角标序号]主要责任者。文献题目名[J]。刊名，年，卷（期）：起止页码。例：[1]朱巧明。用VB来开发辅助教学软件[J]。苏州大学学报（自然科学下面是小编为大家整理的毕业设计周记3篇,供大家参考。

毕业设计周记篇1

[角标序号]主要责任者。文献题目名[J]。刊名，年，卷（期）：起止页码。

例：[1]朱巧明。用VB来开发辅助教学软件[J]。苏州大学学报（自然科学版），1998，14（3）：22-26.

注意：此处的参考文献不宜与任务书所列参考文献完全一致。

12、致谢页:

另起一页打印“致谢”（3号黑体居中），致谢内容小4号宋体，首行缩进2个字。

毕业设计周记篇2

20xx.12.28

工作计划：

完成对于FPGA编程资料的查找，并对FPGA编程有大概的认识。了解国内外关于利用FPGA做信号发生器的研究现状。

20xx.1.3

计划执行：

通过资料查找，已经大概知道了FPGA做信号发生器的流程。并且在于老师交流讨论中也大概知道了自己课题相关内容。

20xx.1.4

本周计划通过开发板手册以及其他资料，初步学习了解FPGA开发平台，同时初步认识和了解verilogHDL语言。

20xx.1.10

通过相关资料的学习，了解并掌握FPGA开发板的结构和功能以及外部拓展。通过一些简单的范例，了解HDL语言的层次以及verilogHDL语言的时序。

20xx.1.11

本周通过学习资料，整体的了解FPGA技术，学习FPGA的一些简单算法实现。继续深入的了解verilogHDL语言。

20xx.1.17

学习了FPGA的实现数字处理信号的算法。学习并掌握了verilogHDL语言的使用规则。通过书本上的一些简单案例，和自己的一些亲身实践，慢慢接受了这种语言编程的方式。

20xx.1.18

本周计划通过前三周的资料学习及整理，综合以前做信号发生器设计方案，确定了自己的设计方向，完成了自己课题的整体设计同时制定了后期工作计划。

20xx.1.24。

通过和老师的交流，综合以前的学习成果，确定了整体方案，绘制了整体框架图。制定了毕业设计的工作步骤。

20xx.3.1

详细的了解信号发生器设计的基本原理，重点学习关于FPGA处理类似问题的方法同时整理完成开题报告。

20xx.3.7

通过阅读外文参考文献，已经对信号发生器的原理有了更深的了解。完成了开题报告，并在老师的帮助下审核修改。

20xx.3.8

本周计划学习DDS的结构，并了解HDL语言在DDS系统中编程的一些知识。尝试着做DDS编程的开始工作。

20xx.3.16

通过浏览外文文献以及和杨老师交流，已经对DDS结构有了整体的认识。虽然未能按照计划开始编程工作，但是准备工作已经做好。会在接下时间里抓紧时间赶上进度。

20xx.3.17

本周计划设计完成DDS的系统搭建工作。学习板块开发的算法，完成重要部份代码编写工作。

20xx.3.23

完成了DDS重要部分的代码编写，但是未调试成功。DDS的系统搭建工作已经基本完成，对原先设计框架图根据实际情况做了略微的调整。

20xx.3.26

本周计划完成DDS部份的代码编写任务，并完成该部份的调试工作。

20xx.3.28

已经完成了代码的编写工作，并以文件形式存档。虽然在调试工作开始阶段总是出错，但是在同学的帮助下慢慢改正了错误，完成了调试工作。

20xx.3.29

本周计划完成DDS模块内部各部分的联调工作。

20xx.4.4

通过资料的补充学习，知道了如何在FPGA这个平台进行联调工作，并对之前DDS各模块进行尝试，现在已基本完成，计划还有3天左后就可以全部完成。

毕业设计周记篇3

浅谈办公网络设计

摘要：面对新的网络发展需求，采用跟合理的技术实现办公网络的三层网络升级设计，在办公区的网络设计方案中提出了新的合理的解决建议。

关键词：办公网；三层交换技术；PPPOE技术